


ELECTRÓNICA DIGITAL 2

CLASE 8 Módulo ADC

Ing. Emiliano Migliore

Módulo ADC



ADC BLOCK DIAGRAM

Módulo ADC

El Conversor Analógico Digital de aproximaciones sucesivas de 10 bits guarda el valor binario de la conversión en los registros ADRESH y ADRESL:

PIC16F883/PIC16F884 SPECIAL FUNCTION REGISTERS

File Address		File Address		File Address		File Address	
ADRESH	1Eh	ADRESL	9Eh		11Eh		19Eh
ADCON0	1Fh	ADCON1	9Fh		11Fh		19Fh
General Purpose Registers	20h	General Purpose Registers	A0h	General Purpose Registers	120h		1A0h
96 Bytes		80 Bytes		80 Bytes			
			EFh		16Fh		1EFh
			F0h		170h		1F0h
	7Fh	accesses 70h-7Fh	FFh	accesses 70h-7Fh	17Fh	accesses 70h-7Fh	1FFh
Bank 0		Bank 1		Bank 2		Bank 3	

El **número de niveles digitales** que puede representar el ADC, se relaciona con los bits del mismo:

$$LVL_{ADC} = 2^n$$

$$LVL_{ADC(8-bit)} = 2^8 = 256 \text{ niveles}$$

$$LVL_{ADC(10-bit)} = 2^{10} = 1024 \text{ niveles}$$

Módulo ADC

El **rango dinámico de medida** es la diferencia entre la tensión máxima y mínima que el ADC puede medir:

$$RD_{ADC} = V_{ref}^{+} - V_{ref}^{-}$$

Para el control del rango dinámico se necesitan los siguientes bits:

ADCON1: A/D CONTROL REGISTER 1

R/W-0	U-0	R/W-0	R/W-0	U-0	U-0	U-0	U-0
ADFM	—	VCFG1	VCFG0	—	—	—	—
bit 7							bit 0

- bit 7

ADFM: A/D Conversion Result Format Select bit
1 = Right justified
0 = Left justified
- bit 6

Unimplemented: Read as '0'
- bit 5

VCFG1: Voltage Reference bit
1 = VREF- pin **Tensión de referencia negativa externa (variable)**
0 = VSS **Tensión de referencia negativa interna (0V)**
- bit 4

VCFG0: Voltage Reference bit
1 = VREF+ pin **Tensión de referencia positiva externa (variable)**
0 = VDD **Tensión de referencia positiva interna (5V)**

Módulo ADC

La resolución del ADC se determina como:

$$RES_{ADC} = \frac{RD_{ADC}}{LVL_{ADC}} = \frac{V_{ref}^{+} - V_{ref}^{-}}{2^n} [mV]$$

La **frecuencia de reloj** utilizada por el módulo ADC para realizar la conversión de la señal analógica a digital, determina la **velocidad de muestreo**. Para el control de la fuente de reloj se utilizan los siguientes bits:

ADCON0: A/D CONTROL REGISTER 0

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
ADCS1	ADCS0	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON
bit 7							bit 0

bit 7-6 **ADCS<1:0>**: A/D Conversion Clock Select bits

00 = Fosc/2
01 = Fosc/8
10 = Fosc/32
11 = FRC (clock derived from a dedicated internal oscillator = 500 kHz max)

ADC CLOCK PERIOD (TAD) Vs. DEVICE OPERATING FREQUENCIES (VDD ≥ 3.0V)

ADC Clock Period (TAD)		Device Frequency (Fosc)			
ADC Clock Source	ADCS<1:0>	20 MHz	8 MHz	4 MHz	1 MHz
Fosc/2	00	100 ns ⁽²⁾	250 ns ⁽²⁾	500 ns ⁽²⁾	2.0 µs
Fosc/8	01	400 ns ⁽²⁾	1.0 µs ⁽²⁾	2.0 µs	8.0 µs ⁽³⁾
Fosc/32	10	1.6 µs	4.0 µs	8.0 µs ⁽³⁾	32.0 µs ⁽³⁾
FRC	11	2-6 µs ^(1,4)	2-6 µs ^(1,4)	2-6 µs ^(1,4)	2-6 µs ^(1,4)

Módulo ADC

Para el control de la interrupción del ADC, se utilizan los siguientes bits:

PIE1: PERIPHERAL INTERRUPT ENABLE REGISTER 1

U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	ADIE	RCIE	TXIE	SSPIE	CCP1IE	TMR2IE	TMR1IE
bit 7							bit 0

bit 6 **ADIE:** A/D Converter (ADC) Interrupt Enable bit
1 = Enables the ADC interrupt
0 = Disables the ADC interrupt

PIR1: PERIPHERAL INTERRUPT REQUEST REGISTER 1

U-0	R/W-0	R-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0
—	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF
bit 7							bit 0

bit 6 **ADIF:** A/D Converter Interrupt Flag bit
1 = A/D conversion complete (must be cleared in software)
0 = A/D conversion has not completed or has not been started

Módulo ADC

Para el control de la **justificación** u orientación del valor adquirido en los registros ADRESL y ADRESH, se utiliza el siguiente bit:

ADCON1: A/D CONTROL REGISTER 1

R/W-0	U-0	R/W-0	R/W-0	U-0	U-0	U-0	U-0
ADFM	—	VCFG1	VCFG0	—	—	—	—
bit 7							bit 0

bit 7 **ADFM:** A/D Conversion Result Format Select bit
1 = Right justified
0 = Left justified

Para el control del **encendido** del módulo ADC e **inicio de la adquisición** se utilizan los siguientes bits:

ADCON0: A/D CONTROL REGISTER 0

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
ADCS1	ADCS0	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON
bit 7							bit 0

bit 1 **GO/DONE:** A/D Conversion Status bit
1 = A/D conversion cycle in progress. Setting this bit starts an A/D conversion cycle.
This bit is automatically cleared by hardware when the A/D conversion has completed.
0 = A/D conversion completed/not in progress

bit 0 **ADON:** ADC Enable bit
1 = ADC is enabled
0 = ADC is disabled and consumes no operating current

Módulo ADC

Para la **selección de los canales** de adquisición se utilizan los siguientes bits:

ADCON0: A/D CONTROL REGISTER 0

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
ADCS1	ADCS0	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON
bit 7						bit 0	

bit 5-2



CHS<3:0>: Analog Channel Select bits

0000 = AN0
0001 = AN1
0010 = AN2
0011 = AN3
0100 = AN4
0101 = AN5
0110 = AN6
0111 = AN7
1000 = AN8
1001 = AN9
1010 = AN10
1011 = AN11
1100 = AN12
1101 = AN13
1110 = CVREF
1111 = Fixed Ref (0.6V fixed voltage reference)

Ejercicio Anexo 5: Circuito de Adquisición de Señales

El siguiente ejemplo consiste en la implementación de un algoritmo en ASM que sea capaz de adquirir valores analógicos de sensores, mediante el periférico ADC del PIC16F887.

Circuito de Adquisición de Señales Analógicas




Adquisición de Temperatura mediante Sensor LM35

Considerando que utilizamos el registro ADRESH, lo que implica 256 niveles digitales para representar y queremos representar 1°C por paso o nivel, entonces resulta:

$$RES_{ADC} = \frac{V_{ref}^+ - V_{ref}^-}{2^n} \quad RES_{ADC} = \frac{V_{ref}^+ - V_{ref}^-}{2^n} = 10 \text{ mV}$$




$$SENS_{LM35} = 10 \text{ mV}/^\circ\text{C} \quad RES_{ADC} = \frac{V_{ref}^+ - 0V}{2^8} = 10 \text{ mV}$$

$$V_{ref}^+ = 256 * 10 \text{ mV} = 2,56V$$






$$V_{out} = 1.25 \text{ V} \left(1 + \frac{R_2}{R_1} \right) + I_{Adj} R_2$$

Since I_{Adj} is controlled to less than 100 μA , the error associated with this term is negligible in most applications.



Arquitectura del Software



Arquitectura del Software

